西门子与英伟达近日宣布在芯片验证领域取得重大进展，双方利用西门子的Veloce™ proFPGA CS硬件辅助验证系统与英伟达性能优化的芯片架构，在数日内完成了数万亿次前硅（pre-silicon）设计周期的捕获与验证。

此次合作是两家公司长期战略伙伴关系的一部分。通过结合西门子Veloce proFPGA CS可扩展且高性能的硬件架构与英伟达的芯片设计，双方实现了此前被认为难以达成的目标——在短短几天内完成数十万亿周期的验证工作。该能力显著提升了人工智能/机器学习（AI/ML）系统级芯片（SoC）开发的速度与可靠性，使英伟达团队能够在首版芯片制造前运行大规模工作负载并优化设计。

西门子数字工业软件硬件辅助验证业务高级副总裁兼总经理Jean-Marie Brunet表示：“英伟达与西门子在多个领域开展合作，最近重点推进硬件辅助验证方法，特别是基于现场可编程门阵列（Field-programmable gate array, FPGA）的原型验证，以应对高度复杂的AI/ML SoC所带来的验证与确认挑战。Veloce proFPGA CS通过高度灵活且可扩展的硬件架构，配合先进易用的实现与调试软件流程，为客户在单FPGA IP验证及数十亿门级芯粒（chiplet）设计中提供最优解决方案。”

英伟达硬件工程副总裁Narendra Konda指出：“随着AI与计算架构日益复杂，半导体团队需要高性能验证方案来验证大规模工作负载并加快产品上市时间。将英伟达性能优化的芯片架构与西门子Veloce proFPGA CS集成，使设计人员能在数日内捕获数万亿周期，为下一代AI系统提供所需的验证规模与可靠性保障。”

基于FPGA的原型验证系统运行速度快，可在远短于传统仿真或仿真加速（emulation）的时间内执行前硅验证任务。然而，当前AI/ML芯片设计对验证提出了更高要求，既源于芯片本身的复杂性，也来自配套软件的复杂度。为满足行业对上市时间与可靠性的严苛要求，短时间内运行数万亿设计周期的能力已成为关键。传统验证工具如仿真和仿真加速通常仅能处理数百万至最多数十亿周期，难以满足当前需求。